Flip Flop typu D: schemat obwodu, konwersja, tabela prawdy, aplikacje

Jakie są rodzaje klapek?

Typy klapek D

  • Synchroniczny flip flop typu D.
  • Asynchroniczny przerzutnik typu D.
  • Flip flop typu D wyzwalany przez poziom.
  • krawędź wyzwolony flip flop typu D.

Flip flop D wyzwalany poziomem

Japonka D którego wyjście zmienia się zgodnie z wejściem z wysokim poziomem impulsu zegarowego jest przerzutnikiem D wyzwalanym poziomem, a następnie poziom zegara jest niski, przerzutnik D pozostaje w stanie wstrzymania.

Co to jest przerzutnik typu D wyzwalany krawędzią?

Klapki typu D z wyzwalaniem krawędziowym

Przerzutnik wyzwalany zboczem D to przerzutnik, w którym wyjście może zmieniać się tylko wraz ze zboczem impulsu zegarowego, niezależnie od zmiany na wejściu. Oznacza to, że wyjście przerzutnika zmienia się wraz z przejściem impulsu zegarowego, od wysokiego do niskiego do wysokiego. 

Typ D typu flip flop wyzwalany krawędzią

Flip flop typu D wyzwalany krawędzią może mieć 2 typy:

Flip Flop wyzwalany krawędzią jest również nazywany dynamiczne wyzwalanie flip-flop.

Edge Triggered D flip flop z Preset i Clear

Flip flop typu Edge Triggered D może być wyposażony w Preset i Clear; preset i Clear oba są różnymi wejściami do przerzutnika; oba mogą być synchroniczny lub asynchroniczny. Synchronous Preset lub Clear oznacza, że ​​zmiana spowodowana tym singlem na wyjściu może wpłynąć na impuls zegara; tutaj jest wyzwalana zboczem, aby zmienić zbocze impulsu zegarowego. Podczas gdy asynchroniczne ustawienie wstępne może zostać wyczyszczone, może zmienić wyjście w dowolnym momencie.

Schemat czasowy flip flop D wyzwalany krawędzią

Podany wykres czasowy pokazuje jeden dodatni typ przerzutnika d wyzwalanego zboczem; jest impuls zegarowy CLK, D wejście do przerzutnika D, Q wyjście przerzutnika D; jak widać zmiany na wyjściu zachodzą podczas przejścia impulsu zegarowego od niskiego do wysokiego, ponieważ jest to wykres czasowy typu D z dodatnim zboczem flip flop.

Picture6
Rys. Wykres czasowy przerzutnika typu d flip flop wyzwalanego zboczem dodatnim

Schemat obwodu przerzutnika D wyzwalanego przez krawędź

Poniżej wyjaśniono schemat obwodu przerzutnika typu D wyzwalanego zboczem. Najpierw przerzutnik D jest podłączony do obwodu detektora zboczy, który wykryje zbocze ujemne lub zbocze dodatnie impulsu zegarowego. Następnie, zgodnie z wyjściem obwodu detektora krawędzi, przerzutnik D będzie działał odpowiednio.

d typy klapek
Rys. Schemat obwodu przerzutnika typu d wyzwalanego zboczem

Edge Triggered D flip flop Tabela prawdy

tabela 1
Tabela: Tabela prawdy przerzutnika typu D wyzwalanego zboczem z wartościami wejściowymi i wyjściowymi.

Rising Edge Triggered D flip flop | Klapki z dodatnią krawędzią D

Przerzutnik przerzutnika typu D z dodatnią krawędzią, który zmienia swoje O/P zgodnie z I/P z przejściem na +ve impulsu zegarowego przerzutnika, jest przerzutnikiem wyzwalanym zboczem dodatnim. Ma wysoką wydajność przy niskim zużyciu energii, ponieważ jest szeroko stosowany. Przerzutnik typu D o dodatniej krawędzi może być reprezentowany przez trójkąt na schemacie blokowym przerzutnika D na końcu zegara. 

Schemat obwodu przerzutnika D wyzwalanego dodatnią krawędzią

Obwód przerzutnika typu D wyzwalany dodatnią krawędzią może być zaprojektowany z trzema zatrzaskami, gdzie dwa zatrzaski wejściowe sąsiadują z impulsem zegarowym, jeden zatrzask jest dołączony z danymi wejściowymi, obwód jest zaprojektowany w taki sposób, że odpowiedź wyjściowa zachodzi tylko przy dodatnim przejściu impulsu zegarowego.

klapki typu d
Rys. Przerzutnik typu D wyzwalany zboczem dodatnim.

Diagram czasowy flip flop D wyzwalany dodatnią krawędzią

Impuls zegarowy CLK, D wejście do przerzutnika D, Q wyjście przerzutnika D, zmiany na wyjściu zachodzą podczas przejścia impulsu zegarowego od niskiego do wysokiego.

Zdjęcie 6 1
Rys. Diagram czasowy przerzutnika D wyzwalanego +ve krawędzią.

Pozytywna krawędź wyzwalana D flip flop Tabela prawdy

tabela 2 1
Table: Positive Edge Triggered D flip flop Tablica prawdy z wartością wejściową i wyjściową.

Opadająca krawędź Triggered D flip flop | Negative Edge Triggered D flip flop

Przerzutnik D, który zmienia swoje wyjście zgodnie z wejściem z -ve. przejście impulsu zegarowego przerzutnika, to -ve. flip-flop wyzwalany krawędzią. Ujemną krawędź przerzutnika D można przedstawić za pomocą trójkąta i bąbelka na końcu zegara schematu blokowego przerzutnika D.

Schemat obwodu przerzutnika D wyzwalanego ujemną krawędzią

Przerzutnik -ve edge D może być zaprojektowany przez dodanie obwodu detektora -ve edge D z impulsem zegarowym. Detektor -ve edge wykrywa -ve zbocze impulsu zegarowego. Zgodnie z O/P obwodu detektora, reszta obwodu będzie działać. Gdy występuje ujemne przejście w impulsie zegarowym, obwód wytwarza dane wyjściowe zgodnie z danymi wejściowymi. W przeciwnym razie obwód pozostaje w stanie wstrzymania.

Picture9
Rys. Schemat obwodu przerzutnika D wyzwalanego zboczem ujemnym.

Diagram czasowy flip flop D z negatywną krawędzią

Impuls zegarowy CLK, D wejście do przerzutnika D, Q wyjście przerzutnika D, zmiany na wyjściu mają miejsce podczas przejścia impulsu zegarowego od wysokiego do niskiego; jest to cecha przerzutnika z negatywną krawędzią.

Picture10
Rys. Wykres czasowy przerzutnika D wyzwalanego zboczem ujemnym

Negative Edge Triggered D flip flop Tabela prawdy

tabela 3 2
Table: Negative Edge Triggered D flip-flop Truth Table z wartością wejściową i wyjściową.

Klapki Master Slave D | Klapki MS D

Klapki typu Master Slave został zaprojektowany, aby synchronizacja była bardziej przewidywalna. Aby uniknąć wyścigów, przerzutnik typu master-slave jest również znany jako przerzutnik wyzwalany impulsowo, ponieważ czas odpowiedzi wyjścia jest równy szerokości jednego impulsu zegarowego.

  Master slave D flip flop można skonfigurować z przerzutnika 2-D; każdy przerzutnik jest połączony z impulsem CLK komplementarnym do siebie. Jeden flip-flop jako Master, a drugi jako niewolnik; gdy impuls zegara jest wysoki, Master działa, a urządzenie podrzędne pozostaje w stanie wstrzymania, podczas gdy gdy impuls zegara jest niski, urządzenie podrzędne działa, a urządzenie główne pozostaje w stanie wstrzymania. O/P Master jest podawany do przerzutnika Slave jako I/P.

Jak zaprojektować flip-flop Master Slave D za pomocą bramek NAND?

Schemat obwodu przerzutnika Master Slave D

Przerzutnik typu master slave D jest zaprojektowany z bramkami NAND, skonfigurowanymi z przerzutnikami 2D, jeden zatrzask z obwodem bramkowanym, jako przerzutnik master, a drugi działa jako przerzutnik podrzędny z uzupełnionym CLK pulsować do siebie.

Picture11
Rys. Schemat ideowy przerzutnika Master Slave D zaprojektowanego z bramką NAND.

Master Slave D flip flop Tabela prawdy

DP(WCZEŚNIEJ)ZEGARQ
0010
0110
1011
1111
0000
0101
1000
1101
Tabela: Master salve D flip-flop Truth Table z wartością wejściową i wyjściową.

Schemat czasowy przerzutnika Master Slave D

Na podanym schemacie sygnał impulsu CLK, D I/P do przerzutnika master, Qm to O/P przerzutnika master, a Q to O/P przerzutnika slave. W ten sposób zachowanie przerzutnika typu master-slave D można zaobserwować na podstawie jego wykresu czasowego.

Picture12
Rys. Diagram czasowy przerzutnika Master-Slave D.

Klapki typu Master Slave Edge Triggered D

Jeśli obwód master slave jest zaprojektowany z wyzwalanym zboczem przerzutnika D lub oprócz obwodu przerzutnika D, istnieje jeden obwód detektora zbocza, który wykrywa zbocze impulsu zegarowego. Zgodnie z wyjściem detektora Flip-flop działa. Następnie cały obwód jest obwodem przerzutnika wyzwalanym zboczem typu master slave.

Projekt klapki D

Przerzutnik D można skonfigurować na wiele sposobów, tak jak można go utworzyć za pomocą bramki NAND, bramki NOR, multipleksera itp. Można go wyprowadzić z innych przerzutników, takich jak przerzutniki JK, przerzutniki SR lub przerzutniki T. Można go zaprojektować za pomocą wielu różnych kombinacji układu z zegarem.

Jak zaprojektować klapkę D za pomocą bramki NAND?

Schemat obwodu przerzutnika D z wykorzystaniem bramek NAND

Przerzutnik D może być zaprojektowany tylko z bramką NAND, tutaj jeden zatrzask SR jest zaprojektowany z NAND jest bramkowany z dwiema kolejnymi bramkami NAND, a impuls zegarowy jest wprowadzany do bramkowanej NAND z wejściem danych, gdzie jedna bramka NAND D jako wejście i druga bramka NAND otrzymuje komplement D jako jedno wejście. I zgodnie z bramkowanym wyjściem, zatrzask SR jest przetwarzany. Powstały obwód to obwód przerzutnika typu D.

Picture13
Rys. D Obwód flip flop zaprojektowany z bramkami NAND

Jak zaprojektować klapkę D za pomocą bramki NOR?

D flip flop za pomocą bramki NOR

Flip flop D może być również zaprojektowany z bramkami NOR; tutaj do opracowania przerzutnika D zastosowano trzy zatrzaski SR z impulsem zegarowym. Dwa wejściowe zatrzaski SR tworzą oddzielnie wyjście uzupełnienia D i D, a to wyjście jest podawane do trzeciego zatrzasku, który wytwarza Q i Q-komplement jako wyjście. 

Picture14
Figa . Schemat obwodu klapki D zaprojektowanej z bramkami NOR

Gdy nie ma impulsu zegarowego, początkowe zatrzaski są blokowane w bieżącym stanie z powodu połączeń wzajemnych, które powodują, że cały flip Flop przechodzi w stan wstrzymania; niezależnie od zmiany danych wejściowych, wyjście nie może się zmienić.

D flip flop za pomocą 2 D zatrzasków

Picture5
Źródło obrazu: jjbeard, domena publiczna, za pośrednictwem Wikimedia Commons

Przezroczysta klapka D z zatrzaskiem

Picture16
Image Creditr:Glpuga – Praca własna autora., Public Domain,

Co to jest D flip flop SR Zatrzask Schemat obwodu ?

Picture17
Rys. D flip-flop zaprojektowany z zatrzaskiem SR

Jak zaprojektować D flip flop Korzystanie CMOS?

D flip flop przy użyciu tranzystorów CMOS

 

Picture18
Rys. D Układ CMOS flip flop zaprojektowany z wykorzystaniem PMOS i NMOS.

Przerzutnik typu D za pomocą bramki transmisyjnej

Przerzutnik D może być zaprojektowany z bramką transmisyjną, która zmniejsza złożoność obwodu, ponieważ zmniejsza liczbę zliczeń tranzystorów. Gdy LOAD =0, zatrzask przechowuje dane wejściowe; gdy LOAD = 1, zatrzask jest przezroczysty. Bramka transmisyjna pomaga również zmniejszyć ogólny rozmiar obwodu.

Schemat przerzutnika CMOS D

Picture19
Rys. Schemat ideowy przerzutnika D zaprojektowanego z bramkami transmisyjnymi.

D flip flop przy użyciu 2×1 MUX

Picture21
Rys. D flip flop zaprojektowany z multiplekserem (MUX).

D flip flop za pomocą MUX Wyjaśnienie

AD flip flop może być zaprojektowany z pojedynczym multiplekserem (MUX), dane „D” są wejściem do MUX, a drugie wejście MUX to sprzężenie zwrotne wyjścia multipleksera Q z wejściem samego siebie, sygnał zegara działa jako select line, Jeśli zegar (CLK) = jeden, to wyjściem MUX jest D, w przeciwnym razie wyjściem MUX pozostaje przeszłe wyjście Q. 

Jak zaprojektować klapkę D za pomocą klapki JK?

Konwersja przerzutnika JK do przerzutnika D

D będzie zewnętrznym wejściem do przerzutnika JK, a przerzutnik JK jest przerzutnikiem uniwersalnym; możemy zaprojektować przerzutnik D z przerzutnika JK, jeśli połączymy wejście K przerzutnika JK z falownikiem z wejściem J. Wtedy wynikowy obwód będzie przerzutnikiem D z I/P jako D i O/P jako Q i Qbar.

Picture22
Rys. Reprezentacja blokowa przerzutnika D zaprojektowanego z przerzutnika JK.
Wejście wyjście
JK flip flop

DQnQn+1JK0000X010X11011X111X0

Tabela: Tabela przeliczeniowa z przerzutnika Jk na Japonka D z wartościami wejściowymi i wyjściowymi.

Gdzie Qn+1 oznacza następny stan wyjścia, a Qn oznacza aktualny stan wyjścia w tabeli konwersji.

Jak zaprojektować Obwód dzielnika częstotliwości za pomocą przerzutnika D?

Dzielnik częstotliwości typu flip flop typu D | D flip flop dzielnik zegara

Częstotliwość dzielnik to obwód cyfrowy który dzieli częstotliwość wejściową przez wymagany współczynnik. Jeden taki dzielnik częstotliwości jest zaprojektowany z przerzutnikiem D, który dzieli częstotliwość zegara wejściowego przez dwa. Jedno odwrócone sprzężenie zwrotne z wyjścia Q do wejścia D tworzy ten obwód dzielnika częstotliwości.

Picture4
Rys. Układ dzielnika częstotliwości zaprojektowany z przerzutnikiem typu D i brama NOR.

Podziel przez 3 Obwód za pomocą przerzutnika D

Dany obwód dzieli częstotliwość wejściową przez trzy. W układzie tym zastosowano przerzutnik 2D, a jedna bramka NOR, która tworzy układ wynikowy, dzieli częstotliwość wejściową przez trzy.

Picture3
Rys. Układ dzielnika częstotliwości zaprojektowany z przerzutnikiem D, który dzieli częstotliwość przez 3.

Detektor fazy za pomocą przerzutnika D

Detektor częstotliwości fazowej to obwód używany do wykrywania różnicy częstotliwości i fazy dwóch danych wejściowych. Sygnał UP jest generowany, gdy sygnał zegarowy jest wolniejszy niż referencyjne sygnały zegarowe. Sygnał w dół jest generowany, gdy sygnał zegara jest szybszy niż zegar odniesienia.

Picture2
Rys. Detektor częstotliwości fazowej za pomocą dwóch przerzutników Ds.

Detektor częstotliwości fazowej może być zaprojektowany z dwoma przerzutnikami D, jak pokazano na powyższym rysunku; oba przerzutniki mają różne częstotliwości taktowania jako wejście, a resetowanie przerzutników jest połączone z bramką NAND, której wejście jest sygnałem Down i Up.

Mnożnik częstotliwości za pomocą przerzutnika D

Mnożnik częstotliwości to obwód cyfrowy, który generował wielokrotność wejściowego sygnału częstotliwości zegara. 

Zdjęcie 1 2
Rys. Mnożnik częstotliwości zaprojektowany z przerzutnikiem D i falownikami.

Obwód można zaprojektować z Japonka D a nawet liczba odwróconych linii sprzężenia zwrotnego. Sprzężenie zwrotne rozpoczyna się od wyjścia Q i trafia do bramki NOR, która jest połączona z wejściem zegara przerzutnika Flip Flop. Wyjście obwodu powielacza zależy od opóźnienia wytwarzanego przez falowniki; z różnymi opóźnieniami możemy wytwarzać różne częstotliwości jako wyjście.

Oscylator D flip flop

Oscylator to obwód, który generuje powtarzające się i naprzemienne przebiegi. Oscylator może być zaprojektowany z przerzutnikiem D, gdzie przerzutnik D musi być w trybie przełączania, więc za każdym razem, gdy otrzymuje wysokie wejście, wartość wyjściowa powinna się przełączać; do tworzenia przerzutnika przełączającego z przerzutnika d, komplementarnym wyjściem przerzutnika D jest informacja zwrotna do wejścia danych przerzutnika D.

D flip flop Zarejestruj

Rejestr to grupa przerzutników, które mogą przechowywać więcej niż jeden bit na raz, w zależności od liczby przerzutników w rejestrze.

Jakie są Układ scalony z klapką Quad D ?

Klapki typu Quad D 74175 | Klapki Quad D 7475

Quad d flip flop jest dostępny w układzie Ingratiated, który ma 16 pinów. Ma 4 d flip flop z oddzielnymi pinami wejściowymi (D) i wyjściowymi ( Q i Qbar ). Pozostałe piny to jeden pin uziemiający, jeden czysty, jeden zegar i jeden pin zasilania. Jego funkcja jest odpowiednikiem TTL 74175. Zawiera przerzutnik D wyzwalany krawędzią.

Klapki typu Hex D

Jest to rodzaj przerzutnika d dostępnego w układzie scalonym, który zawiera 6 przerzutników d, z których każdy ma inny pin wejściowy i wyjściowy w układzie scalonym. W ten sposób ma 16 pinów z jednym pinem zegarowym, jednym pinem uziemiającym, jednym pinem zasilania i jednym pinem przezroczystym.

8-bitowa klapka Octal D

Flip flop typu Octal d jest dostępny w handlu jako układ scalony. Zawiera 20 pinów, które mają wyjście trójstanowe. Wszystkie klapki są sterowane głównie zegarem i włączają pin. Każdy flip Flop ma inne piny wejściowe (D) i wyjściowe (Q). Pozostałe piny to jeden pin zegarowy, jeden pin uziemiający, jeden pin zasilania napięcia, jeden pin przezroczysty. Ten Ic służy do projektowania rejestru pamięci, generatora wzorców itp.

16-bitowy przerzutnik D

 Jest to przerzutnik typu D dostępny w IC; głównie 16-bitowy przerzutnik d flip flop wyzwalany krawędzią z wyjściem trójstanowym, przeznaczony do sterowania obciążeniem o dużej pojemności lub niskiej impedancji. Może być używany jako 16-bitowy flip-flop, może być również używany jako dwa 8-bitowe flip-flopy. Ma 48 pinów, podczas gdy każdy flip Flop ma osobne piny dla wejścia i wyjścia; dwa kołki zegara i dwa kołki włączenia. Znajduje zastosowanie w projektowaniu rejestrów buforowych, portów wejściowych lub wyjściowych, magistral dwukierunkowych itp.

Zostaw komentarz